Memória de Ram de H9CCNNN8JTALAR 8Gb para o armazenamento dos computadores de secretária LPDDR3 BGA178

Armazenamento do chip de memória do chip de memória H9CCNNN8JTALAR 8Gb LPDDR3 BGA178 da GOLE

H9CCNNN8JTALAR

Características:

[FBGA]

[LPDDR3]

• VDD1 = 1.8V (1.7V a 1.95V)
• VDD2, VDDCA e VDDQ = 1.2V (1.14V a 1,30)
• Relação HSUL_12 (lógica Unterminated de alta velocidade 1.2V)
• Arquitetura dobro da taxa de dados para o ônibus do comando, do endereço e de dados;
  - todo o controle e endereço exceto CS_n, CKE travaram na borda de aumentação e de queda do pulso de disparo
  - CS_n, CKE travou na borda de aumentação do pulso de disparo
  - dois acessos de dados pelo ciclo de pulso de disparo
• Entradas de pulso de disparo diferencial (CK_t, CK_c)
• Estroboscópio diferencial bidirecional dos dados (DQS_t, DQS_c)
  - A transação síncrono dos dados da fonte alinhou ao estroboscópio diferencial bidirecional dos dados (DQS_t, DQS_c)
  - As saídas de dados alinharam à borda do estroboscópio dos dados (DQS_t, DQS_c) quando operação LIDA
  - As entradas de dados alinharam ao centro do estroboscópio dos dados (DQS_t, DQS_c) quando ESCREVA a operação
• As máscaras do DM redigem dados na borda de aumentação e de queda do estroboscópio dos dados
• RL programável (latência lida) e WL (escreva a latência)
• Comprimento programável da explosão: 8
• O automóvel refresca e o auto refresca apoiado
• Todos depositam o automóvel refrescam e pelo automóvel do banco refresque apoiado
• Auto TCSR (o auto compensado temperatura refresca)
• PASR (o auto parcial da disposição refresca) pela máscara do banco e pela máscara do segmento
• DS (força da movimentação)
• DPD (poder profundo para baixo)
• ZQ (calibração)
• ODT (em morre a terminação