Eficiência elevada da montagem da superfície do chip de memória 256MX16 CMOS PBGA96 da gole de H5TQ4G63CFR-RDC

Características

• VDD=VDDQ=1.5V +/- 0.075V
• Operação das entradas de pulso de disparo inteiramente diferencial (CK, CK)
• Estroboscópio diferencial dos dados (DQS, DQS)
• No DLL da microplaqueta alinhe a transição de DQ, de DQS e de DQS com a transição das CK
• As máscaras do DM escrevem dados- nas bordas de aumentação e de queda do estroboscópio dos dados
• Todos os endereços e entradas de controle exceto os dados, os estroboscópios dos dados e as máscaras dos dados travados nas bordas de aumentação do pulso de disparo
• Latência programável 5, 6, 7, 8, 9, 10, 11, 13 e 14 de CAS apoiados
• Latência aditiva programável 0, CL-1, e CL-2 apoiado
• CAS programável escreve a latência (CWL) = 5, 6, 7, 8 9 e 10
• Comprimento programável 4/8 da explosão com a mordidela sequencial e o modo da intercalação
• Interruptor do BL sobre - - mosca
• 8banks
• A média refresca o ciclo (Tcase de 0°C~ 95°C)
  • 7,8 µs em 0°C ~ 85°C
  • 3,9 µs em 85°C ~ temperatura 95°C comercial (0°C ~ 95°C) temperatura industrial (-40°C ~ 95°C)
• Padrão 78ball FBGA de JEDEC (x8), 96ball FBGA (x16)
• Força do motorista selecionada por EMRS
• Dinâmico morre sobre a terminação apoiada
• Pino assíncrono da RESTAURAÇÃO apoiado
• Calibração de ZQ apoiada
• TDQS (estroboscópio dos dados da terminação) apoiado (x8 somente)
• Escreva Levelization apoiou
• pre-esforço de 8 bocados

Atributos técnicos

ECCN/UNSPSC